新型縱向連接和MLP級串聯(lián)路徑

其中查找表的所有方面都得到了增強，以支持使用最少的資源來實現(xiàn)各種功能，從而可縮減面積和功耗并提高性能。其中的更改包括將ALU的大小加倍、將每個LUT的寄存器數(shù)量加倍、支持7位函數(shù)和一些8位函數(shù)、以及為移位寄存器提供的專用高速連接。使用LUTS構建附加乘法器，使得有價值的低精度乘法通過最有效的FPGA來實現(xiàn)。

基于GE4LUT的乘法器：比其他FPGA架構更有效

另外，核心架構的研發(fā)創(chuàng)新同時能滿足多種工具的支持也是非常重要的。Achronix的ACE設計工具中包括了Speedcore Gen4 eFPGAs的預先配置示例實例，它們可支持客戶針對性能、資源使用率和編譯時間去評估Speedcore Gen4的結果質(zhì)量;Achronix現(xiàn)已可提供支持Speedcore Gen4的ACE設計工具。Speedcore采用了一種模塊化的架構，它可根據(jù)客戶的要求輕松配置其大小。Achronix使用其Speedcore Builder工具來即刻創(chuàng)建新的Speedcore實例，以便滿足客戶對其快速評估的要求。

最佳的人工智能/機器學習加速器

正是基于以上新架構的技術，使得Speedcore Gen4對人工智能/機器學習應用的高密度和針對性計算產(chǎn)生了顯著增加的需求。與以前的Achronix FPGA產(chǎn)品相比，新的Achronix機器學習處理器(MLP)利用了人工智能/機器學習處理的特定屬性，并將這些應用的性能提高了300%。這是通過多種架構性創(chuàng)新來實現(xiàn)的，這些創(chuàng)新可以同時提高每個時鐘周期的性能和操作次數(shù)。

新的Achronix機器學習處理器(MLP)是一個完整的人工智能/機器學習計算引擎，支持定點和多個浮點數(shù)格式和精度。每個機器學習處理器包括一個循環(huán)寄存器文件(Cyclical Register File)，它用來存儲重用的權重或數(shù)據(jù)。各個機器學習處理器與相鄰的機器學習處理器單元模塊和更大的存儲單元模塊緊密耦合，以提供最高的處理性能、每秒最高的操作次數(shù)和最低的功率分集。這些機器學習處理器支持各種定點和浮點格式，包括Bfloat16、16位、半精度、24位和單元塊浮點。用戶可以通過為其應用選擇最佳精度來實現(xiàn)精度和性能的均衡。

為了補充機器學習處理器并提高人工智能/機器學習的計算密度，Speedcore Gen4查找表(LUT)可以實現(xiàn)比任何獨立FPGA芯片產(chǎn)品高出兩倍的乘法器。領先的獨立FPGA芯片在21個查找表可以中實現(xiàn)6x6乘法器，而Speedcore Gen4僅需在11個LUT中就可實現(xiàn)相同的功能，并可在1 GHz的速率上工作。

解決帶寬爆炸問題 目標市場的現(xiàn)在與未來

那么采用臺積電7nm工藝節(jié)點的Speedcore Gen4，主要針對新興人工智能/機器學習和高數(shù)據(jù)帶寬應用的爆炸式需求外，還有哪些目標市場呢?Steve向《華強電子》表示，計算加速度，網(wǎng)絡加速，5G基礎設施， 智能駕駛這些都是他們的目標市場。這些應用程序具有相同的要求：高性能、低功耗、低延遲、可編程硬件加速器。過去幾年，存儲和網(wǎng)絡主導了FPGA用戶群，但未來幾年，計算端的需求將遠遠超過存儲和網(wǎng)絡，并都將沿著穩(wěn)定的增長線繼續(xù)發(fā)展，在機器學習，高性能計算，數(shù)據(jù)分析等領域，F(xiàn)PGA將更有用武之地。Steve尤其看好網(wǎng)絡加速和5G市場的應用前景，比如在5G基礎設施方面的壓縮/減壓，非結構化數(shù)據(jù)匹配 ，數(shù)據(jù)庫加速，適應前沿標準的協(xié)議適應性，基帶和分裂L1加速，基于人工智能的波束形成，放大器預失真，移動邊緣計算這些細分市場都對高性能FPGA有著強烈的需求。

在網(wǎng)絡加速方面，固定和無線網(wǎng)絡帶寬的急劇增加，加上處理能力向邊緣等進行重新分配，以及數(shù)十億物聯(lián)網(wǎng)設備的出現(xiàn)，將給傳統(tǒng)網(wǎng)絡和計算基礎設施帶來壓力。這種新的處理范式意味著每秒將有數(shù)十億到數(shù)萬億次的運算。傳統(tǒng)云和企業(yè)數(shù)據(jù)中心計算資源和通信基礎設施無法跟上數(shù)據(jù)速率的指數(shù)級增長、快速變化的安全協(xié)議、以及許多新的網(wǎng)絡和連接要求。傳統(tǒng)的多核CPU和SoC無法在沒有輔助的情況下獨立滿足這些要求，因而它們需要硬件加速器，通常是可重新編程的硬件加速器，用來預處理和卸載計算，以便提高系統(tǒng)的整體計算性能。經(jīng)過優(yōu)化后的Speedcore Gen4 eFPGA已經(jīng)可以滿足這些應用需求。

另外，對于FGPA成本這個問題，Steve也給出了肯定的答復，采用新架構新工藝的最新Speedcore eFPGA IP，和上一代產(chǎn)品基本持平，不會增加用戶成本。對于已量產(chǎn)的Speedcore架構，Achronix可在6周內(nèi)為客戶配置并提供Speedcore eFPGA IP和支持文件。采用臺積電7nm工藝節(jié)點的Speedcore Gen4將于2019年上半年投入量產(chǎn)，Achronix還將于2019年下半年提供用于臺積電16nm和12nm工藝節(jié)點的Speedcore Gen4 eFPGA IP。

但Speedcore Gen4已經(jīng)有市場實例，Micron日前推出GDDR6存儲器就是采用Achronix臺積電7nm工藝技術的FPGA芯片，實現(xiàn)了高達16 Gb / s的吞吐量。GDDR6針對包括機器學習等諸多要求嚴苛的應用進行了優(yōu)化，這些應用需要數(shù)萬兆比特(multi-terabit)存儲寬帶，從而使Achronix在提供FPGA方案時，其成本能夠比其他使用可比存儲解決方案的FPGA低出一半。