相較于市場上的10納米技術(shù)，5納米制程可在相同的耗電下提高40%的效能，或是在相同效能下減少75%的耗電，對于節(jié)能或仰賴更高運算的人工智能、VR、云端應用大有幫助。

IBM于周一（6/5）宣布，已與三星、GlobalFoundries及其他設(shè)備供貨商共同開發(fā)出可打造5納米芯片的制程，并準備在本周于日本京都舉行的2017 Symposia on VLSI Technology and Circuits研討會中公布細節(jié)。

　　相較于7納米芯片可存放200億個晶體管，5納米技術(shù)則可在指甲大小的芯片上存放300億個晶體管。 若相比于市場上的10納米技術(shù)，5納米技術(shù)在固定的用電量上可提高40%的效能，或是在同樣的效能上可減少75%的電力損耗，不論是對未來的人工智能系統(tǒng)、虛擬現(xiàn)實或是行動裝置的應用都將大有幫助。

5納米芯片主要仰賴了堆棧的納米片（nanosheet）與超紫外線（Extreme Ultraviolet，EUV）蝕刻技術(shù)。

5納米下的硅納米片晶體管：

　　有別于現(xiàn)在市場上主流的鰭式場效晶體管（Fin Field Effect Transistor，F(xiàn)inFET），納米片是由橫向的gate-all-around （GAA）晶體管所組成。

IBM表示，他們研究納米片技術(shù)的時間已超過10年，這是業(yè)界首次有人能夠示范讓堆棧納米片裝置的電性優(yōu)于FinFET架構(gòu)在設(shè)計與制造上的可行性，而納米片晶體管架構(gòu)也將取代FinFET主導7納米芯片之后的制程發(fā)展。

另一方面，用于生產(chǎn)7納米芯片的超紫外線蝕刻技術(shù)也被應用在基于納米片的5納米芯片上，該技術(shù)可在單一生產(chǎn)制程或芯片設(shè)計上持續(xù)調(diào)整納米片的寬度，能夠微調(diào)特定電路的效能與電力損耗，而這是受限于鰭高度的FinFET架構(gòu)制程無法達到的。

有鑒于7納米芯片要到明年才會商業(yè)化，5納米芯片真正落實在商業(yè)產(chǎn)品上的時程可能還要好些年。