鰭式關(guān)鍵字列表
英特爾在全球首次展示“Cannon Lake”10納米晶圓,采用超微縮技術(shù),擁有世界上最密集的晶體管和最小的金屬間距,從而實現(xiàn)了業(yè)內(nèi)最高的晶體管密度。
Intel 64層閃存率先商用10nm:晶體管密度暴增2.7倍
Intel這幾年制造工藝的推進緩慢頗受爭議,而為了證明自己的技術(shù)先進性,Intel日前在北京公開展示了10nm工藝的CPU處理器、FPGA芯片,并宣稱同樣是10nm,自己要比對手領(lǐng)先一代,還透露了未來7nm、5nm、3nm工藝規(guī)劃。
英特爾10納米制程將優(yōu)先生產(chǎn)3D NAND Flash
之前,芯片大廠英特爾(英特爾)在中國舉行的“尖端制造大會”上,正式向大家展示了藉由最新的10納米制程技術(shù)所生產(chǎn)的晶圓,并且表示由10納米制程技術(shù)所生產(chǎn)的CannonLake處理器將會在2017年年底之前開始量產(chǎn)。
IBM試產(chǎn)5nm芯片:指甲蓋大小可容納300億晶體管
當(dāng)前商用晶體管柵極大小在 10nm 左右,但是 IBM 早已開始了 7nm、甚至 5nm 工藝的研究。與當(dāng)前 10nm 芯片相比,5nm 原型芯片在額定功率下的性能可提升 40%,或在匹配性能下降低高達 75% 的能耗。
IBM/三星/格羅方德共同研發(fā)5nm芯片,商業(yè)化還要多久?
相較于市場上的10納米技術(shù),5納米制程可在相同的耗電下提高40%的效能,或是在相同效能下減少75%的耗電,對于節(jié)能或仰賴更高運算的人工智能
三星砸巨資鞏固芯片工藝優(yōu)勢 為7nm工藝準(zhǔn)備
三星集團日前宣布將投資8 5萬億韓元(69 8億美元)擴充現(xiàn)有10nm工藝產(chǎn)能,并為明年的7nm準(zhǔn)備基礎(chǔ)建設(shè)。2月的MWC展會上,LG發(fā)布的G6手機就只能使用驍龍821處理器
而在工藝上,國內(nèi)晶圓代工廠也是落后于Intel、臺積電、格羅方德、三星等國際大廠的。舉例來說,某自主CPU公司采用了某境內(nèi)代工廠的40nm LL工藝,然后由于工藝性能有限,境內(nèi)代工廠的40nm LL工藝比意法半導(dǎo)體的65nm GP工藝還慢30%……
移動設(shè)備發(fā)展緩慢,讓SoC大廠聯(lián)發(fā)科和高通尋找更好的增長市場,物聯(lián)網(wǎng)和汽車電子成為他們的下一個目標(biāo)。該公司與Google共同拓展Android生態(tài)系統(tǒng)
剛結(jié)束的臺積電第二季新聞發(fā)布會,困擾業(yè)界、媒體多時的半導(dǎo)體工藝“魔術(shù)數(shù)字”問題,首度公開。“過去英特爾對臺積電有較大的技術(shù)領(lǐng)先,”高通首席營運官戴瑞克說,“我們認為這些差距正在縮小,而且還會持續(xù)縮小。
臺積電與全球矽智材(IP)廠安謀(ARM)19 日共同宣布,完成首款采用臺積電 10 納米 FinFET(鰭式場效電晶體)制程生產(chǎn)的多核心 64 位 ARM 架構(gòu)處理器測試芯片。
企業(yè)網(wǎng)版權(quán)所有?2010-2024 京ICP備09108050號-6京公網(wǎng)安備 11010502049343號