部數(shù)據(jù)公司已經(jīng)開(kāi)始在其位于日本四日市的東芝合作代工廠內(nèi)試生產(chǎn)容量達(dá)512 Gbit的64層3D NAND芯片。這款芯片采用三層單元(簡(jiǎn)稱TLC)閃存設(shè)計(jì)，即每個(gè)單元能夠存儲(chǔ)3 bit數(shù)據(jù)。

從此次試點(diǎn)生產(chǎn)到大規(guī)模制造至少需要六個(gè)月時(shí)間，因此預(yù)計(jì)正式產(chǎn)品最早也要到2017年下半年才能與用戶見(jiàn)面。與此同時(shí)，美光公司則在著力打造其64層3D NAND芯片：其表示能夠在59平方毫米面積內(nèi)提供256 Gbit容量，這意味著其成為目前行業(yè)中尺寸最小的64層3D NAND芯片。美光公司宣稱其晶片的存儲(chǔ)密度可達(dá)“每平方毫米4.3 Gb(較其它競(jìng)爭(zhēng)對(duì)手的64層3D NAND高出25%)”。

這一消息絕對(duì)似曾相識(shí)：早在2016年7月，西部數(shù)據(jù)公司就宣稱其將利用自家BiCS3技術(shù)進(jìn)行64層3D NAND產(chǎn)品的實(shí)驗(yàn)性制造，而如今時(shí)間已經(jīng)推移至2017年——二者間到底有何區(qū)別?

2016年公布的芯片為256 Gbit容量，僅為此次公布方案的一半。去年，西部數(shù)據(jù)方面表示其將實(shí)現(xiàn)3D NAND芯片容量翻倍，如今其終于踐行了承諾。西部數(shù)據(jù)的早期BiCS2 3D NAND芯片為48層設(shè)計(jì)，且256 Gbit容量需要占用105平方毫米表面積; 由48層轉(zhuǎn)向64層看起來(lái)應(yīng)該能夠有效提升存儲(chǔ)容量。但實(shí)際情況并非如此，奇怪的是我們猜測(cè)第一代64層芯片采用了較大的單元尺寸，因此存儲(chǔ)容量仍然保持在256 Gbit水平。

2016年7月，我們?cè)鴪?bào)道稱BiCS3產(chǎn)品很有可能于2017年上半年實(shí)現(xiàn)商用量產(chǎn)?，F(xiàn)在看來(lái)這一進(jìn)程似乎需要延遲半年，同時(shí)西部數(shù)據(jù)也對(duì)其BiCS 64層技術(shù)的容量進(jìn)行了翻倍。

西部數(shù)據(jù)公司存儲(chǔ)器技術(shù)執(zhí)行副總裁Siva Sivaram博士表示：“這對(duì)于我們快速擴(kuò)展的3D NAND技術(shù)組合而言意義重大。其標(biāo)志著我們能夠進(jìn)一步滿足數(shù)據(jù)規(guī)?？焖偬嵘鶐?lái)的容量需求，且具體用例涵蓋零售、移動(dòng)與數(shù)據(jù)中心應(yīng)用等客戶群體。”

由尼古拉斯公司總經(jīng)理Aaron Rakers發(fā)布以下圖表顯示了各家供應(yīng)商所提供的閃存晶片存儲(chǔ)密度：

從表面上看，美光公司目前尚處于劣勢(shì)——除非其體形較小的芯片意味著客戶能夠?qū)⒏鄦卧尤腴W存驅(qū)動(dòng)器，從而同競(jìng)爭(zhēng)對(duì)手尺寸更大的512 Gbit芯片實(shí)現(xiàn)容量對(duì)等。但這種可能性似乎很低。

另外，SK海力士正努力打造72層方案。另外，去年7月三星公司表示其將搶在西部數(shù)據(jù)與東芝之前生產(chǎn)64層3D NAND芯片。其48層芯片擁有256 Gbit容量，我們預(yù)計(jì)其64層方案應(yīng)該能夠擁有512 Gbit容量，但Rakers的圖表并未體現(xiàn)出這一點(diǎn)。

在我們看來(lái)：如果西部數(shù)據(jù)與東芝雙方能夠生產(chǎn)512 Gbit TLC芯片，那么是否意味著其能夠利用QLC(即四層單元)技術(shù)打造682 Gbit芯片?西部數(shù)據(jù)的工作人員于今天早8：30在舊金山萬(wàn)豪酒店召開(kāi)的2017年IEEE國(guó)際固態(tài)電路大會(huì)上展示了一項(xiàng)“立足64字線層BiCS技術(shù)實(shí)現(xiàn)的512 Gb三層單元閃存存儲(chǔ)器”技術(shù)。